串行鏈路(serial link)負(fù)責(zé)在微處理器與其他電子器件之間傳輸數(shù)據(jù)。盡管串行鏈路確實(shí)很重要，但是它們?cè)?0%至70%的時(shí)間卻處于閑置狀態(tài)。然而，閑置并不意味著斷電。

當(dāng)前的技術(shù)要求串行鏈路保持通電狀態(tài)，耗用的微處理器電量達(dá)到20%之多。而如果算上各方面的因素，這相當(dāng)于占到數(shù)據(jù)中心用電量的70%。

伊利諾伊大學(xué)研究人員取得的突破

Pavan Kumar Hanumolu

以副教授Pavan Kumar Hanumolu和博士生、論文第一作者Tejasvi Anand為首的伊利諾利大學(xué)電氣和計(jì)算機(jī)工程系的一支科研團(tuán)隊(duì)已開發(fā)出了一種收發(fā)器，這種收發(fā)器可以將“始終通電”的串行鏈路轉(zhuǎn)變成一種突發(fā)模式通信鏈路。這種通信鏈路處于閑置狀態(tài)時(shí)，它能夠斷電;但一旦有需要，又能恢復(fù)通電。

該團(tuán)隊(duì)撰寫的研究論文摘要寫道：“理想情況下，突發(fā)模式鏈路通電/斷電的時(shí)間為零，在斷電狀態(tài)下耗電量必須為零，而在通電/斷電轉(zhuǎn)換過程中，帶來的能源開銷必須為零。然而，這些要求實(shí)際上很難得到滿足;突發(fā)模式通信在實(shí)現(xiàn)能耗配比操作( energy proportional operation)方面的功效有所降低。”

雖有難度，但能做得到

Tejasvi Anand

Hanumolu解釋，半導(dǎo)體研究公司(隸屬北卡羅萊納州三角研究園)贊助的這項(xiàng)研究旨在通過消除鏈路的耗電部件，從而縮減串行鏈路的耗電量。

“零耗電量”也許有可能，也許沒有可能，但研究團(tuán)隊(duì)最好還是改進(jìn)之前的突發(fā)模式技術(shù)，其內(nèi)存接口的通電/斷電時(shí)間為幾百納秒;如果是節(jié)能以太網(wǎng)(Energy Efficient Ethernet)，則為幾微秒。介紹該技術(shù)突破的新聞稿解釋：“較長(zhǎng)的通電鎖定時(shí)間限制了串行鏈路節(jié)省耗電的機(jī)會(huì)。伊利諾利大學(xué)的這次研究將通電鎖定時(shí)間縮短至不到20納秒，這帶來的效果就是耗電量縮減了44倍。”

伊利諾伊大學(xué)電氣和計(jì)算機(jī)工程系發(fā)布的這份新聞稿聲明：“研究團(tuán)隊(duì)估計(jì)，如果使用這一方法，北美的數(shù)據(jù)中心每年有望節(jié)省8.7億美元;到2020年，全球數(shù)據(jù)中心每年節(jié)省的串行鏈路耗電量相當(dāng)于日本一年的耗電量。”

收發(fā)器的硬件規(guī)格

想大致了解一下研究人員取得的成就，你就需要解讀論文題目：3.7A 7Gb/s快速通電/斷電嵌入式時(shí)鐘串行鏈路收發(fā)器，通電時(shí)間為20納秒，在65納米工藝的CMOS中能耗配比鏈路的斷電狀態(tài)下耗電量?jī)H為740微瓦。

該設(shè)備包括速率為7 Gbps的收發(fā)器，從斷電狀態(tài)切換至完全通電狀態(tài)需要20納秒。當(dāng)鏈路斷電時(shí)，65納米CMOS中能耗配比鏈路的斷電狀態(tài)下耗電量為740微瓦，Hanumolu和Anand幾乎實(shí)現(xiàn)了耗電量為零。論文標(biāo)題所提到的65納米CMOS是指互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)制造工藝，板線寬度為65納米。

Hanumolu說：“串行鏈路耗電量縮減不僅惠及處理器和移動(dòng)平臺(tái)，還繼續(xù)獲得了摩爾定律帶來的好處，因?yàn)橛?jì)算能力和片外帶寬又可以增加好幾年，同時(shí)又不給處理器的耗電增添壓力。”

Hanumolu和Anand研發(fā)的這項(xiàng)收發(fā)器技術(shù)適用于內(nèi)存和網(wǎng)絡(luò)環(huán)境的應(yīng)用，從生產(chǎn)制造的角度來看，它可以應(yīng)用于任何技術(shù)節(jié)點(diǎn)。如果我沒理解錯(cuò)的話，這項(xiàng)研究還有望改善移動(dòng)設(shè)備的耗電量。

英文：Save millions on data centers, thanks to a power usage breakthrough